74LVC3G34提供三个缓冲器。

输入可通过3.3 V或5 V器件进行驱动。这些特性允许在混合3.3 V和5 V环境中使用这些器件。

该器件完全适合使用IOFF的局部掉电应用。IOFF电路可禁用输出，防止掉电时破坏性回流电流通过该器件。

• 1.65 V至5.5 V的宽电源电压范围
• 5 V容压输入/输出，可实现与5 V逻辑的接合
• 高抗噪性
• 符合JEDEC标准：
  • JESD8-7（1.65 V至1.95 V）
  • JESD8-5（2.3 V至2.7 V）
  • JESD8B/JESD36（2.7 V至3.6 V）
• ESD保护：
  • HBM JESD22-A114F超过2000 V
  • MM JESD22-A115-A超过200 V
• ±24 mA输出驱动(VCC = 3.0 V)
• CMOS低功耗
• 闭锁性能超过250 mA
• 具有TTL电平的直接接口
• 多种封装选择
• 额定温度范围为40 °C至+85 °C和40 °C至+125 °C。

• PDTB114ET - 500 mA、50 V PNP配电阻晶体管
• BUK7Y18-75B - N沟道TrenchMOS标准电平FET
• 74AUP3G04GS - 低功耗三路反相器
• BZT52H-C56 - 采用SOD123F封装的单倍齐纳二极管
• PHKD13N03LT - 双N沟道TrenchMOS逻辑电平FET
• PDTA144TT - PNP配电阻晶体管；R1 = 47 kOhm，R2 = 开路
• 74AHCT2G08GD - 双路2输入与门
• 74LVC1G06 - 反相器，带开漏输出
• 74AUP2G00DC - 低功耗双路2输入与非门
• PDTC144TMB - NPN配电阻晶体管；R1 = 47 kΩ，R2 = 开路