74HC4052；74HCT4052是高速硅栅CMOS器件，与HEF4052B针脚兼容。该器件的规格符合JEDEC标准no. 7A。

74HC4052；74HCT4052是双路4通道模拟多路复用器/解复用器，带公共选择逻辑。每个多路复用器都具有四个独立的输入/输出（针脚nY0至nY3）和一个公共输入/输出（针脚nZ）。公共通道选择逻辑包括两个数字选择输入（针脚S0和S1）和一个低电平有效使能输入（针脚E）。针脚OE为低电平时，四个开关的其中之一通过针脚S0和S1进行选择（低阻抗导通状态）。针脚OE为高电平时，无论针脚S0和S1如何，所有开关都处于高阻抗关断状态。

VCC和GND是适用于数字控制输入（针脚S0、S1以及E）的电源电压针脚。VCC至GND范围对于74HC4052为2.0 V至10.0 V，对于774HCT4052为4.5 V至5.5 V。模拟输入/输出（针脚nY0至nY3以及nZ）可在作为正极限的VCC和作为负极限的VEE之间波动。VCC - VEE不得超过10.0 V。

对于作为数字多路复用器/解复用器的操作，VEE连接到GND（通常为接地）。

• -5 V至+5 V的宽模拟输入电压范围
• 低导通电阻：
  • VCC - VEE = 4.5 V时，80 ?（典型值）
  • VCC - VEE = 6.0 V时，70 ?（典型值）
  • VCC - VEE = 9.0 V时，60 ?（典型值）
• 逻辑电平转换：实现5 V逻辑与±5 V模拟信号的通信
• 典型的“先断后通式”结构
• 符合JEDEC标准no. 7A
• ESD保护：
  • HBM JESD22-A114F超过2000 V
  • MM JESD22-A115-A超过200 V
  • CDM JESD22-C101E超过1000 V
• 额定温度范围为-40 °C至+85 °C和-40 °C至+125 °C

• 模拟多路复用和解复用
• 数字多路复用和解复用
• 信号选通

• 74HCT139DB - 双路2至4线路解码器/解复用器
• TEA175x - 集成DCM/QR PFC控制器通过高压启动的DCM/QR反激控制器
• BLA6H0912L-1000 - LDMOS航空电子功率晶体管
• 2PB710ARL; 2PB710ASL - 50 V，500 mA PNP通用晶体管
• 74HCT373DB - 八进制D型透明锁存器；3态
• BZB84-B2V7 - 双倍齐纳二极管
• 74HC237 - 3至8线路解码器、解复用器，具有地址锁存器
• 74HC1G00GV - 2输入与非门
• PHB45NQ10T - N沟道TrenchMOS标准电平FET
• SC18IS602BIPW - I2C总线至SPI桥