

- TJA1054AT/S900M:51 - 集成电路(IC) > 接口 > 驱动器,接收器,收发器
- T1024NSN7KQA - 集成电路(IC) > 嵌入式 > 微处理器
- PMBT2222A,215 - 分立半导体产品 > 晶体管 > 双极(BJT) > 单双极晶体管
- SPC5744PK1AMLQ9 - 集成电路(IC) > 嵌入式 > 微控制器
- 74HCT534N,652 - 集成电路(IC) > 逻辑 > 触发器
- MC33395EW - 集成电路(IC) > 电源管理(PMIC) > 栅极驱动器
- MCXA344VLF - 集成电路(IC) > 嵌入式 > 微控制器
- MW5IC970NBR1 - 射频和无线 > 射频放大器
- PCA9632DP2,118 - 集成电路(IC) > 电源管理(PMIC) > LED 驱动器
- MK66FX1M0VLQ18 - 集成电路(IC) > 嵌入式 > 微控制器
- 74HC21DB,112 - 集成电路(IC) > 逻辑 > 门和反相器
- 74AHC2G08DP,125 - 未分类 > 未分类
- MPC9773FA - 集成电路(IC) > 时钟/定时 > 时钟发生器,PLL,频率合成器
- MPC8321CVRAFDCA - 集成电路(IC) > 嵌入式 > 微处理器
- MC68EC060RC50 - 集成电路(IC) > 嵌入式 > 微处理器
- SCF5250CAG120R2 - 集成电路(IC) > 嵌入式 > 微控制器
- 2PC1815GR,412 - 分立半导体产品 > 晶体管 > 双极(BJT) > 单双极晶体管
- SCC68681C1A44,518 - 集成电路(IC) > 接口 > UART(通用异步接收器发送器)
- LPC1112LVFHN24/003 - 集成电路(IC) > 嵌入式 > 微控制器
- MPC8349EVVAJDB - 嵌入式 - 微处理器



PTN3700EV - 1.8 V简易移动接口链路桥接IC
PTN3700EV是NXP恩智浦公司的一款视频SERDES产品,PTN3700EV是1.8 V简易移动接口链路桥接IC,本站介绍了PTN3700EV的封装应用图解、特点和优点、功能等,并给出了与PTN3700EV相关的NXP元器件型号供参考。
PTN3700EV - 1.8 V简易移动接口链路桥接IC - 视频SERDES - 接口与连接性 - 恩智浦
PTN3700是一款1.8 V简易移动接口链路桥接IC,可用作RGB888视频数据的发送器串行器或接收器解串器。当配置为发送器时(使用输入引脚TX/RX),PTN3700将并行CMOS视频输入数据串行化为1、2或3条subLVDS基高速串行数据通道。当配置为接收器时,PTN3700将最多3条高速串行数据通道解串为并行CMOS视频数据信号。
PTN3700的并行接口基于传统且广泛使用的RGB视频数据用24位宽数据总线,外加有源LOW HS(水平同步)和VS(垂直同步)信号,以及有源HIGH DE(数据使能)信号。提供额外的两个辅助位A[1:0]以允许向显示器发送经由链路的各种状态或模式信息信号。PTN3700的串行接口链路基于开放的简易移动接口链路(SMILi)定义。为了在适应各种显示尺寸(例如,最多24位、每秒60帧的XVGA)的同时保持低功率,可根据带宽需求将高速串行通道(“lane”)数配置为1至3条。数据链路速度由PCLK(像素时钟)速率和所选串行通道数决定。
为了保持低功率分布,PTN3700具有三种功率模式,由有效输入时钟的检测和关机引脚XSD决定。在关机模式(XSD = LOW)中,PTN3700为完全无效且消耗最小的电流。在待机模式(XSD = HIGH)中,器件准备好在一旦检测到有效输入时钟信号时就切换至激活模式,并恢复正常的链路操作。
在发送器模式中,PTN3700对输入数据(R[7:0]、G[7:0]、B[7:0]外加HS、VS和DE数据位)进行奇偶校验计算并将一个奇校验位CP添加至串行发送数据流。接收器模式中的PTN3700也会集成奇偶校验功能,检查解码输入字(R[7:0]、G[7:0]、B[7:0]外加HS、VS和DE数据位)上的奇校验,并指示是否在其CPO输出引脚(激活HIGH)上发生奇偶校验错误。当发生奇偶校验错误时,会输出最近的无错误像素数据而非接收的无效像素数据。
接收器模式中的PTN3700提供可选高级帧混合功能,通过对24位视频输入数据应用正在申请专利的像素数据处理算法,使18位显示器能有效显示24位彩色分辨率。
可选择两种串行传输方法之一:基于像素时钟的伪源同步传输,或基于位时钟的真源同步传输。后者使用正在申请专利的方法,特点是零开销和保证操作不会发生错误像素同步。
PTN3700根据基本信号(并行CMOS以及高速串行数据和时钟)是用作发送器还是接收器(使用引脚TX/RX)来自动旋转其顺序。另外,两个引脚连接选择位(输入PSEL[1:0])允许四个额外信号顺序配置。这能允许各种技术的印刷电路板或柔性箔布局而无需交叉走线,并能将PTN3700轻松引入现有的“并行”设计,避免电路板重新布局。
PTN3700采用56引脚VFBGA封装且工作温度范围为-40 °C至+85 °C。
- 可配置为发送器或接收器
- 可选择两种串行传输方法之一(参考像素时钟的伪源同步或参考位时钟的真源同步)
- 3条差分subLVDS高速串行线路(lane)
- 一个差分像素时钟
- 可配置最多允许24位颜色、60 fps XGA的汇总数据带宽:
- 1条lane以最多650 Mbit/s的30x串行化速率工作
- 2条lane以最多1300 Mbit/s的15x串行化速率工作
- 3条lane以最多1.95 Gbit/s的10x串行化速率工作
- 通过最后有效像素重复进行奇偶校验编码(发送器)和检测(接收器)
- 高级帧混合功能(接收器模式中)适用于使用传统18位显示或特配“增强18位”显示的24位色深
- 基于RGB888 plus HS、VS、DE接口定义的并行CMOS I/O
- 极低的耗电量:
- 关机模式能提供最小闲置耗电(典型为< 3 uA)
- 带有输入时钟频率自动检测的低功率待机模式(典型为< 3 uA)
- 低有源发送器功率:QVGA为18 mW(典型)而WVGA为40 mW(典型)
- 低有源接收器功率:QVGA为15 mW(典型)而WVGA为36 mW(典型)
- 接收器并行CMOS输出的压摆率控制
- 通过单个1.8 V ± 150 mV电源操作
- 可配置镜像引出线(取决于Tx或Rx模式以及PSEL[1:0]输入)能为各种应用情形提供最佳单层柔性箔穿流
- 采用56引脚VFBGA封装
- 高分辨率移动电话
- 具备视频显示能力的便携式应用
- PDTC114YMB - NPN配电阻晶体管;R1 = 10 kΩ,R2 = 47 kΩ
- SC16IS752/SC16IS762 - 带有I2C总线/SPI接口、64字节发送和接收FIFO以及IrDA SIR内置式支持的双通道UART
- 74LVC823AD - 带5 V容压输入/输出的9位D型触发器;正沿触发器(三态)
- 74AUP1G09GN - 低功耗2输入与门,带开漏输出
- 74AHCT138PW - 3至8线路解码器/解复用器;反相
- BZX84-B13 - 稳压器二极管
- BUK9Y15-100E - N沟道100 V,15 mΩ逻辑电平MOSFET,采用LFPAK56封装
- BUK7Y13-40B - N沟道TrenchMOS标准电平FET
- 74CBTLV1G125GM - 单路总线开关
- PMEG3010ER - 1 A低VF MEGA肖特基势垒整流二极管



