74LVC2G74是带单独数据（D）输入、时钟（CP）输入、设置（SD）输入和复位（RD）输入以及补充Q和 Q输出的单路正沿触发D类触发器。

该器件完全指定用于使用IOFF的部分掉电应用。IOFF电路可禁用输出，从而防止掉电时电流回流对器件造成的损坏。

设置和复位为异步有源低电平输入，工作时不受时钟输入的影响。数据输入处的信息会在时钟脉冲从低到高转换时被传输到Q输出。在时钟从低到高转换前的某个建立时间，D输入必须保持稳定，以进行可预测操作。

所有输入的施密特触发器动作使电路高度容许较缓慢的输入上升时间和下降时间。

• 1.65 V至5.5 V的宽电源电压范围
• 与5 V逻辑器件连接的5 V容压输入
• 高抗噪性
• 符合JEDEC标准：
  • JESD8-7（1.65 V至1.95 V）
  • JESD8-5（2.3 V至2.7 V）
  • JESD8-B/JESD36（2.7 V至3.6 V）
• ±24 mA输出驱动（VCC = 3.0 V）
• ESD保护：
  • HBM JESD22-A114F超过2000 V
  • MM JESD22-A115-A超过200 V
• CMOS低功耗
• 锁存性能超过250 mA
• 直接与TTL电平连接
• 输入接受高达5 V的电压
• 多个封装选项
• 指定温度范围为40 ℃至+85 ℃和40 ℃至+125 ℃

• 74AHC3G14DC - 三路反相施密特触发器
• 74LVC1G38GV - 2输入与非门；开漏
• PZU18B2 - 采用SOD323F封装的单倍齐纳二极管
• 74LVCV2G66DP - 过压容限双向开关
• 74VHC(T)244 - 八位元缓冲器/线路驱动器；3态
• BLF7G15LS-300P - 功率LDMOS晶体管
• 74HCT08BQ - 四路2输入与门
• PSMN3R9-25MLC - N沟道25 V 4.15 m?逻辑电平MOSFET，采用LFPAK封装，使用NextPower技术
• 74ALVCH16952DGG - 16位寄存收发器（三态）
• 74HCT112D - 带设置和复位功能的双频JK触发器；负沿触发器