74ALVCH16841具有两个10位D类锁存器，带用于每个锁存器的独立D类输入以及用于总线应用的三态输出。每个寄存器的两个部分由锁存器使能（nLE） 和输出使能（nOE）控制逻辑门独立控制。

nOE为低电平时，寄存器内的数据会出现在输出处。nOE为高电平时，输出处于高阻抗关断状态。nOE输入的操作不会影响触发器的状态。74ALVCH16841具有有源总线保持电路，可将闲置或浮动数据输入保持在有效逻辑电平。该功能无需外部上拉或下拉电阻。

• 1.2 V至3.6 V的宽电源电压范围
• 符合JEDEC标准no. 8-1A
• 1.2 V至3.6 V的宽电源电压范围
• CMOS低功耗
• 直接与TTL电平连接
• MULTIBYTE直通标准引脚排列架构
• 用于最大程度减少噪声和接地反弹的多个低电感VCC和GND引脚
• 3.0 V时电流驱动能力为±24 mA
• 所有输入都有总线保持电路
• 输出驱动能力50 Ω（传输线路的温度为85 °C）
• 针对总线应用的三态非反相输出

• PMBT3904M - 40 V，200 mA NPN开关晶体管
• PBSS4620PA - 20 V、6 A NPN低V_CEsat (BISS)晶体管
• 74AUP2G58GM - Low-power dual PCB configurable multiple function gate
• PBSS5240T - 40 V、2 A PNP低VCEsat (BISS)晶体管
• 74ABT16244A - 16位缓冲器/线路驱动器；3态
• 74AUP1G373GW - 低压D型透明锁存器；3态
• PHP23NQ11T - N沟道TrenchMOS标准电平FET
• PBLS4005Y - 40 V PNP BISS负载开关
• PMBT2907; PMBT2907A - PNP开关晶体管
• TEF665X - 基于DSP的无线电调谐器单芯片