74AHC138；74AHCT138是高速硅栅CMOS器件，与低功耗肖特基TTL (LSTTL)针脚兼容。其规格符合JEDEC标准No. 7A。

74AHC138；74AHCT138是3至8线路解码器/解复用器。其接受三个二进制加权地址输入（A0、A1和A2），处于使能状态时提供在被选中时为低电平的八个互斥输出（Y0至Y7）。

有三个使能输入：两个低电平有效（E1和E2）输入和一个高电平有效(E3)输入。除非E1和E2为低电平且E3为高电平，否则每个输出都将是高电平。

该多路使能功能只需凭借四个74AHC138；74AHCT138器件和一个反相器， 即能将该器件轻松并行扩展为32选1（5线路至32线路）解码器。通过将某个低电平有效使能输入用作数据输入以及将剩下的使能输入用作选通，74AHC138；74AHCT138可以用作一个八输出解复用器。未使用的使能输入必须恒定地连接到其相应的高电平或低电平有效状态。

• 平衡传播延迟
• 所有输入都具有施密特触发动作
• 解复用能力
• 多输入使能，可实现轻松扩展
• 非常适合内存片选解码
• 输入接受高于VCC的电压
• 仅对于74AHC138：采用CMOS输入电平工作
• 仅对于74AHC138：采用TTL输入电平工作
• ESD保护：
  • HBM JESD22-A114E超过2000 V
  • MM JESD22-A115-A超过200 V
  • CDM JESD22-C101C超过1000 V
• 多种封装选择
• 额定温度范围为-40 °C至+85 °C和-40 °C至+125 °C

• 74HC4017PW - 约翰逊十进制计数器，带10个解码输出
• 74AHCT1G125GW - 总线缓冲器/线路驱动器；3态
• 74LVCH162245ADGG - 16位收发器，具有方向针脚、30 ?串联端接电阻；5 V容压输入/输出；3态
• BAV21 - 通用二极管
• PMEG2010BEV - 1 A、极低VF MEGA肖特基势垒整流器，采用超小型SOT666和极小型SOD323 (SC-76)两种封装
• 74AHCT02D - 四路2输入或非门
• PESD5V0U4BF - 超低电容双向四倍ESD保护阵列
• PMEG2010ET - 1 A极低VF MEGA肖特基势垒整流二极管
• PMEGxx05EH/EJ series - 0.5 A极低VF MEGA肖特基势垒整流二极管
• PEMB19; PUMB19 - PNP/PNP配电阻晶体管；R1 = 22 kOhm，R2 = 开路