74AHC257；74AHCT257是高速硅栅CMOS器件，与低功耗肖特基TTL (LSTTL)针脚兼容。其规格符合JEDEC标准No. 7-A。

74AHC257；74AHCT257具有四个相同的2输入多路复用器，带3态输出，其从两个数据源选择4位数据并受控于公共数据选择输入。输入S为低电平时选中的是来自数据源0（1I0至4I0）的数据输入，输入S为高电平时选中的是来自数据源1（1I1至4I1）的数据输入。来自所选输入的数据以真正（非反相）形式出现在输出（1Y至4Y）处。74AHC257；74AHCT257是4极2位置开关的逻辑实施，其中开关位置由施加到输入S的逻辑电平确定。OE为高电平时，输出被强制为高阻抗关断状态。

输出的逻辑方程式为：

1Y = OE x (1I1 x S + 1I0 x S) 2Y = OE x (2I1 x S + 2I0 x S) 3Y = OE x (3I1 x S + 3I0 x S) 4Y = OE x (4I1 x S + 4I0 x S)

74AHC257；74AHCT257等同于74AHC258；74AHCT258，但具有非反相（真正）输出。

• 平衡传播延迟
• 所有输入都具有施密特触发动作
• 非反相数据路径
• 输入接受高于VCC的电压
• 输入电平：
  • 对于74AHC257：CMOS电平
  • 对于74AHCT257：TTL电平
• ESD保护：
  • HBM EIA/JESD22-A114E超过2000 V
  • MM EIA/JESD22-A115-A超过200 V
  • CDM EIA/JESD22-C101C超过1000 V
• 多种封装选择
• 额定温度范围为-40 °C至+85 °C和-40 °C至+125 °C

• PBSS302PD - 40 V、4 A PNP低VCEsat (BISS)晶体管
• PDTD114ET - 500 mA, 50 V NPN配电阻晶体管
• 74HC366D - 六位元缓冲器/线路驱动器；3态；反相
• 74ALVCH16374 - 2.5 V/3.3 V 16位边沿触发D型触发器（三态）
• PHPT61002NYC - 100 V、2A NPN高功率双极性晶体管
• PMSTA55 - 500 mA PNP通用晶体管
• 74AXP1G32 - 低功耗2输入或门
• BZV55-B4V7 - 稳压器二极管
• BLA8G1011L-300 - Power LDMOS transistor
• PBSS4620PA - 20 V、6 A NPN低V_CEsat (BISS)晶体管